-
原稿種別: 表紙
p.
Cover1-
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー
-
原稿種別: 目次
p.
Toc1-
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー
-
小林 昌弘, ジョンソン 道子, 和田 洋一, 坪井 宏政, 高田 英明, 都甲 憲二, 岸 隆史, 高橋 秀和, 市川 武史, 井上 俊輔
原稿種別: 本文
セッションID: IST2015-43
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー
本論文では、オートフォーカス(AF)機能のための位相差検出フォトダイオード(PD)を有するCMOSイメージセンサのデバイス構造と光学設計について述べる。本イメージセンサはPN接合分離によって分割された二つのPDを有する画素により構成されている。本構成により、画素は撮像用信号と位相差検出AF用信号とを両方出力することが可能となる。今回、全有効画素が撮像用と位相差検出AF用の両方として機能するとともに、低ランダムノイズ(1PDとして1.8e-、1画素として2.5e-)で、高感度(Green画素において78,000e-/lx.sec)なイメージセンサを実現したので報告する。
抄録全体を表示
-
Atsushi Morimitsu, Isao Hirota, Sozo Yokogawa, Isao Ohdaira, Masao Mat ...
原稿種別: 本文
セッションID: IST2015-44
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー
We introduce a 1.58μm back illuminated CMOS image-sensor (BI CIS) which contains 4 Mega 2×1 shared on-chip micro-lenses (OCL). With this architecture, we realize a full phase-detection auto focus (PDAF) CIS, where all photo detectors (PDs) are L/R paired with a common OCL, the same color on-chip-color-filter (OCCF) and without metal grid between the L/R pixel boundary. The device has a good separation ratio of 2.59 and is more than twice sensitive under normal incident 550nm plane wave compared to current state-of-the-art PDAF pixels with half metal-shielded aperture. Because the device has no obstacle structure on its optical path, it hardly suffers from reflection and diffraction of the incident light. This feature is adequate to realize PDAF function especially for the CISs with smaller pixels. In addition, the OCCF configuration of the device is a 45° rotated to Bayer CF pattern, and hence, every 2 lines contain only Green pixels. This CF configuration makes it suitable to detect the phase difference between L and R sub-images. Furthermore, this architecture is in particular suitable for HDR imaging by varying the exposure times for each L and R sub-images because it is possible to capture two set of sub-images with almost identical optical characteristics to the on-focus object. In this paper, we report on the device performance and propose versatile applications including high-sensitive AF and HDR for the full-PDAF CIS.
抄録全体を表示
-
近藤 亨, 竹本 良章, 小林 賢司, 月村 光宏, 高澤 直裕, 鈴木 俊介, 加藤 秀樹, 青木 潤, 齊藤 晴久, 五味 祐一, 松田 ...
原稿種別: 本文
セッションID: IST2015-45
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー
画素内の7.6umピッチ400万個の画素内マイクロバンプ接続を用いたグローバルシャッタ機能搭載の3次元積層型イメージセンサを開発した。本イメージセンサは上側の半導体基板に搭載したフォトダイオード4つに対し、1つのマイクロバンプで下側の半導体基板に搭載したストレージノードに接続することで、グローバルシャッタ機能を実現している。画素内ストレージノードによる寄生ダイオードとフォトダイオードの光感度の比で定義される寄生フォトダイオード光感度(Parasitic Light Sensitivity: PLS)は3.8umの画素ピッチで-180dBを達成した。
抄録全体を表示
-
Yuichiro YAMASHITA, Wen-Hau WU, Wen-Jen CHIANG, Chi-Hsien CHUNG, Ren-J ...
原稿種別: 本文
セッションID: IST2015-46
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー
Based on the 1.1um, 8M-pixel tsmc process development vehicle made with 45nm CIS technology, the source decomposition of Dark Fixed Pattern Noise (Dark FPN, DFPN) and its improvement are demonstrated along with the process optimization using Stacked CIS technology. Negative Transfer Gate Bias Operation (NB), Positive Transfer Gate Bias Operation (PB) and Floating Diffusion Leakage (FD) are three main sources, and the process optimization with Stacked CIS technology provides 20 percent total DFPN improvement with the significant reduction to PB and FD-DFPN. This result successfully demonstrates the possibility of the Stacked CIS for the pixel performance improvement, with pointing out the remaining room of improvement to NB-DFPN.
抄録全体を表示
-
池辺 将之, 内田 大輔, 竹 康宏, 染谷 槙人, 築田 聡史, 松山 健人, 浅井 哲也, 黒田 忠広, 本村 真人
原稿種別: 本文
セッションID: IST2015-47
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー
本報告では、イメージセンサおよびロジック回路を磁界結合により積層化した3次元センサを提案する。同時集積されたノイズ評価用インダクタによる輻射ノイズを測定したところ、AD変換器によるLSB換算で0.4LSB範囲に収まることを確認した。また、3次元積層センサの応用である、高速撮像+画像処理に向けて、シングルスロープ型AD変換器の高速化と低電力化を検討した。シングルスロープ型AD変換器と複数位相型TDCのハイブリッド構成に対して、TDCの動作を間欠化することで、従来の構成と比較して57%の削減を実証した。
抄録全体を表示
-
小林 篤
原稿種別: 本文
セッションID: IST2015-48
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー
Basic performance of some image sensors might be lower than what we expect, because pixel size of image sensors for smart phones has been shrunk to 1.12um or smaller. We strongly expect that image sensors should be improved without sacrifice of characteristics-higher full well capacity, better quantum efficiency and lower noise.
抄録全体を表示
-
安江 俊夫, 北村 和也, 渡部 俊久, 島本 洋, 小杉 智彦, 渡辺 恭志, 青山 聡, 物井 誠, Zhiheng WEI, 川人 祥 ...
原稿種別: 本文
セッションID: IST2015-49
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー
フルスペック8Kスーパーハイビジョンの実現に向け,3,300万画素,フレーム周波数120Hz,階調14ビットのCMOSイメージセンサを開発した.内蔵されるA/D変換回路は14ビットの精度と小面積の両立が要求されることから,単位面積当たりの容量の大きなデプレション型MOSキャパシタ(DMOS: Depletion mode MOS)を回路に使用した.一般に,DMOSの容量は入力電圧依存性を持ち,AD変換精度を悪化させる事が懸念される.そこで,不純物濃度の最適化により入力電圧依存性を抑制したDMOSを使用し,さらに分割容量型のD/A変換回路をサイクリックA/D変換回路に用いた.その結果,測定された微分非直線性(DNL: Differential Non Linearity)は+0.95/-0.80となり,フレーム周波数120Hzでの14ビット精度を実現した.本イメージセンサは同時に,画素部に90nmの微細な半導体製造プロセスを用いることにより,3.57V/lx-sの感度を実現した.
抄録全体を表示
-
渡部 俊久, 北村 和也, 小杉 智彦, 大竹 浩, 島本 洋, 川人 祥二
原稿種別: 本文
セッションID: IST2015-50
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー
有効33M画素,フレームレート120fps,階調12ビットの8Kスーパーハイビジョン用イメージセンサに搭載されている2段サイクリック型ADCの入出力線形性を向上する手段の1つであるデジタル補正技術では,ADCで発生する誤差を定量的に表す誤差係数を正確に見積もることが重要となるが,これまでは回路パラメータからの推定値を基に計算を繰り返して決定していたため,補正精度および実時間性に問題があった.そこで,誤差係数を,計測したADCの出力から信号処理によって正確かつ実時間で決定するためのADC動作方法および信号処理方法を提案し,基礎実験によって高精度かつ動的なデジタル補正に有効なことを確認した.
抄録全体を表示
-
黒川 義元, 中川 貴史, 前田 修平, 王丸 拓郎, 池田 隆之, 鈴木 康太, 山出 直人, 宮入 秀和, 為村 成亨, 菊地 健司, ...
原稿種別: 本文
セッションID: IST2015-51
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー
アバランシェ電荷増倍を利用する高感度CMOSイメージセンサとして、画素に、結晶性セレン薄膜を用いた光電変換素子とCrystalline Oxide Semiconductor (OS) FETを用いた構成の可能性を検証する。OSFETは当該光電変換素子がアバランシェ電荷増倍を起こし得る20V超のバイアスに耐性を有していることを確認した。また、OSFET/CMOS FET基板を模した画素電極上に形成した正孔が主たる走行キャリアであるアモルファスセレン系光電変換素子が良好な光電特性を示していることから、OS FET/CMOS FET hybrid processとの親和性を確認でき、今後、結晶性セレンを用いた光電変換素子において、アバランシェ電荷増倍が実現できる見込みが得られた。
抄録全体を表示
-
亀濱 博紀, Sumeet SHRESTHA, 安富 啓太, 香川 景一朗, 武田 彩希, 鶴 剛, 新井 康夫, 川人 祥二
原稿種別: 本文
セッションID: IST2015-52
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー
本稿では、バックゲート正面電位固構造を用いた新しい定完全空乏化SOIピクセル検出器を提案する。提案する検出器ではSOI層の回路動作を安定的に保ちながら、変換ゲインを高めることができる。また、2重ドーピング技術はバックゲート表面付近でのホールに対するポテンシャルバリアを形成し、裏面電圧の変動に対して安定性を高めることができる。提案するピクセル検出器の構造のポテンシャル分布のシミュレーション結果、測定結果を報告する。
抄録全体を表示
-
V. T. S. Dao, Q. A. Nguyen, K. Kitagawa, K. Shimonomura, T. Etoh, N. M ...
原稿種別: 本文
セッションID: IST2015-53
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー
筆者らの提案した裏面照射マルチ電荷収集ゲート撮像素子の最高撮影速度を制限する要因について検討し、その結果に基づいて、最高撮影速度を実現するための構造を提案した。この構造を用いて実現可能な最高撮影速度を推定した。130nm CMOS/CCD Hybrid processのデザインルールによって設計するときの最高時間分解能は180ps程度であった。より小さいデザインルールで設計すれば時間分解能100ps程度、すなわち最高撮影速度10Gfpsを達成することができる。
抄録全体を表示
-
木村 雅俊, 山口 直, 黒井 隆
原稿種別: 本文
セッションID: IST2015-54
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー
近年のイメージセンサ性能向上でダイナミックレンジに影響のある飽和電子数増加が要求されているが、その実現策は暗時特性を悪化させる場合が多い。また、ロジックトランジスタの性能向上はデータ転送速度向上要求から必須だがそのプロセス改善もトレードオフとなる。最近では異なるプロセスで形成したチップを積層するイメージセンサが製品化されているが、製造プロセスの複雑さから歩留り悪化/コスト増加等の問題点も残る。今回、我々は暗時特性改善とロジックトランジスタの両立を目的として、新たにマイクロ波による熱処理を加えることで、WS(ホワイトスポット)低減とトランジスタ性能悪化抑制を両立できたので、その内容を報告する。
抄録全体を表示
-
那須野 悟史, 若嶋 駿一, 楠原 史章, 黒田 理人, 須川 成利
原稿種別: 本文
セッションID: IST2015-55
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー
広光波長帯域・高信頼性PD技術,低容量FD形成技術,LOFIC技術,埋め込みチャネル技術を融合した画素ピッチ5.6μm,画素数1280×960のCMOSイメージセンサの設計,試作,測定評価を行った.最小加工寸法0.18μm-CMOSイメージセンサプロセステクノロジを用いて試作したチップの測定の結果,240μV/e^-の電荷電圧変換ゲイン,200ke^-の飽和電子数,190-1000nmの広い感度波長帯域の性能を得た.高出力重水素ランプによる220時間の紫外光照射後も感度劣化が起こらない高い信頼性を有することを確認した.
抄録全体を表示
-
楠原 史章, 若嶋 駿一, 那須野 悟史, 黒田 理人, 須川 成利
原稿種別: 本文
セッションID: IST2015-56
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー
フローティングディフュージョン(FD)容量(C_<FD>)成分の解析と低減技術,およびそれらを適用して試作した高感度・高飽和CMOSイメージセンサについて述べる.テストパターンを用いたC_<FD>成分抽出結果を解析し,C_<FD>を極小化する非LDD・低濃度拡散層構造を提案した.横型オーバーフロー蓄積容量(LOFIC),デュアルゲイン列アンプ,浮遊容量負荷読み出し,埋め込みチャネル画素ソースフォロワ(SF)トランジスタと共に極小CFD構造を適用した最小加工寸法0.18μm-CMOSイメージセンサプロセスを用いて試作した360×1680画素CMOSイメージセンサを評価し,コンバージョンゲイン(CG)243μV/e^-,読み出しノイズ0.46e^-_<rms>,飽和容量(FWC)76ke^-を得た.
抄録全体を表示
-
原稿種別: 付録等
p.
App1-
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー
-
原稿種別: 付録等
p.
App2-
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー
-
原稿種別: 付録等
p.
App3-
発行日: 2015/09/11
公開日: 2017/09/22
会議録・要旨集
フリー